SN 74HC08N TEX - AND-Gate, 2 Element, 0,5 ... 4,2 V, PDIP-14

BeschreibungDie 'HC112-Bausteine enthalten zwei unabhängige J-K-Flipflops mit negativer Flankenauslösung. Ein Low-Pegel an den Preset- (PRE) oder Clear-Eingängen (CLR) setzt die Ausgänge, unabhängig von den Pegeln der anderen Eingänge, zurück. Wenn PRE und CLR inaktiv (high) sind, werden die Daten an den Eingängen J und K, die die Anforderungen an die Setup-Zeit erfüllen, mit der negativen Flanke des Taktimpulses (CLK) an die Ausgänge übertragen. Die Taktauslösung erfolgt auf einem Spannungspegel und ist nicht direkt mit der Abfallzeit des CLK-Impulses verbunden. Nach dem Haltezeitintervall können die Daten an den Eingängen J und K geändert werden, ohne die Pegel an den Ausgängen zu beeinflussen. Diese vielseitigen Flipflops funktionieren als Toggle-Flipflops, indem J und K auf High geschaltet werden.